|
| ＤＭ５００Ｓ卫星多媒体接收机ＬＡＮ电路的控制 |
|
作者：mylookco… 文章来源：mylookcom.com 点击数： 更新时间：2008-2-9 11:26:43  |
|
随着DM500S卫星多媒体接收机的仿版低价位的推出，在国内卫视烧友圈中掀起了又一股玩机热潮。不过让你欢喜也让你忧，在低价销售的同时，也带来产品质量的不稳定，故障较多，走上了一条和4×0系列卫星接收机一样的道路。烧友们同样面临着维修图纸资料奇缺，出现故障无所适从的问题。为此，我们通过实物电路绘制，并结合相关参考资料，详细地分析DM500S卫星多媒体接收机电路特点，提出对其电路的缺陷改造、故障检修方法，希望对有一定的动手能力的电子爱好者，在实际使用中有所帮助。www.mylookcom.comGggJJZCWb9G309qr
DM500S接收机之所以在烧友中非常流行，主要是得益于由于该机携带10/100M以太网接口功能，而该功能是通过由AX88796L网络芯片组成的LAN电路实现的。如果我们将DM500S接收机看作一台电脑，那么LAN电路部分就相当于电脑中的网卡，所有网卡具有的功能，在LAN电路中同样能够实现，下面我们就详细分析这个LAN电路。www.mylookcom.comGggJJZCWb9G309qr
对于LAN电路来讲，其功能主要有两个：一是将卫星接收机的数据封装为帧，并通RJ-45接口将数据发送到网络上去；二是接收网络上其它设备传过来的帧，并将帧重新组合成数据，传送到本接收机相关电路中。www.mylookcom.comGggJJZCWb9G309qr
LAN电路性能的优劣，主要是由网卡芯片来决定，网卡芯片一般采用3.3V低耗能设计、0.35μm或0.25μm的制造工艺。常见的网卡芯片有Realtek
8019/8201/8100/8139系列、Intel Pro/100VE、DLINK 530、3Com
905B/C、SIS900等，在DM500S接收机中，采用的是AX88796L芯片。www.mylookcom.comGggJJZCWb9G309qr
AX88796L引脚功能及内部结构
1. AX88796L引脚功能
AX88796L是台湾IC设计公司ASIX
Electronics（亚信电子）推出一款专为嵌入式设备设计的以太网控制芯片，能够提供8/16bit
10/100M快速以太网连接功能，支持MCS-51、80186、MC68K等多个系列处理器以及ISA总线，引脚功能如图1所示。
部分引脚功能介绍如下：
SA[9:1]、SA[0]/LDS为地址总线；SD[15:0]
为数据总线；IRQ为中断请求；RDY/DTACK为等待输入电平端和数据交互传送回答输入电平端；CS为芯片选通信号；IOWR
R/W为输入输出写指令端；IORD为输入输出读指令端；AEN /PSEN为地址使能脚，ISA
信号对有效的输入输出命令必须是低电平。www.mylookcom.comGggJJZCWb9G309qr
2.
AX88796L内部结构
AX88796L执行基于IEEE802.3/IEEE802.3u
局域网标准的10Mb/s和100Mb/s以太网控制功能，并提供IEEE802.3u兼容的MII（Media Independent
Interface：媒体独立接口）接口，用以支持在其它媒质上的应用。此外，AX88796L还提供可选用的标准打印接口，可用于连接打印设备或用作通用I/O端口。其结构框图如图2所示。www.mylookcom.comGggJJZCWb9G309qr
对于以太网接口来讲，可分为协议层和物理层，协议层是由一个叫MAC（Media Access
Layer：媒体访问层）控制器的单一模块实现。物理层则由PHY（Physical
Layer：物理层）和传输器两部分组成，常见的网卡芯片都是把MAC和PHY集成在一个芯片中，从图35可以看出，在AX88796L芯片中，也是将PHY和MAC合二为一，此外还内建有8K×16bit的SRAM缓冲存储器。www.mylookcom.comGggJJZCWb9G309qr
AX88796L主接口通过控制总线、地址总线SA[9:0]与数据总线SD[15:0]与外部的主芯片相连。主芯片通过I/O读写NE2000寄存器来控制AX88796L的工作状态，通过远程DMA与AX88796L的内部缓存SRAM进行数据交换。AX88796L内部有远程DMA（Remote
DMA）口和MAC层，MAC层完成控制器与网线的数据交换，主芯片收发数据只需对远程DMA操作。www.mylookcom.comGggJJZCWb9G309qr
当外部主芯片要向网上发送数据时，先将一帧数据通过远程DMA通道送到SRAM缓存区，然后发出传送数据命令。当AX88796L完成了上一帧的发送后，再开始此帧的发送。发送时SRAM与MAC进行内部传输，将数据发送至MAC层，再经由内部的PHY层发送至RJ-45接口，或者经过MII接口送至外部的物理层芯片。AX88796L接收数据时，首先把接收到的数据通过MAC比较后，存到SRAM接收缓冲区，收满一帧后，以中断或寄存器标志的方式通知主芯片。www.mylookcom.comGggJJZCWb9G309qr
AX88796L集成的存储仲裁器可控制内存控制单元（MMU），进而控制8kB动态SRAM的存储情况，实现与DMA控制器之间的数据联络。AX88796L还集成SEEPROM接口用来连接串行E2PROM存储器，E2PROM存储器可存储MAC地址，自举时再通过SEEOROM接口输入到芯片中，供AX88796L每次初始化时读取。www.mylookcom.comGggJJZCWb9G309qr
TE28F640J3C
引脚功能及内部结构
1. TE28F640J3C引脚功能
在DM500S接收机中，采用一片TSOP-56L封装的TE28F640J3C-120（U20）FLASH存储器，它是Intel公司推出的Strata系列闪速存储器中的一种，单片容量达64M位（8M字节），能按字节/字模式或不超过32字节的缓冲模式进行编程，对操作结果进行完全状态检查。TE28F640J3C芯片采用分块结构分成64块，每块128kB，这个特性允许用户对其中任意一块数据进行擦除或编程，单个存储块的典型擦除时间为1秒，不支持整片擦除操作。在块擦除过程中如果需要中断擦除操作，可暂停擦除，待处理完其它事后再继续擦除。www.mylookcom.comGggJJZCWb9G309qr
TE28F640J3C引脚功能如图3所示，在56个引脚中，Vcc为电源3.3V端；GND为电源地；A0～A24为地址总线；DQ0～DQ15为数据总线；CE0～CE2、OE#、WE#、RP#、BYTE#是控制线，控制端标注的“#”表示输入低电平时有效。www.mylookcom.comGggJJZCWb9G309qr
引脚功能说明：
A[24:0]为地址总线，当为字操作时A0不起作用，A1为最低位地址总线。www.mylookcom.comGggJJZCWb9G309qr
DQ
[7:0]为低字节数据总线，输入数据在输入缓冲区进行编程和写操作，输入命令时在CUI进行写操作；当状态机忙时DQ
[6:0]不起作用，而状态寄存器的第7位（SR．7）决定状态机的状态。DQ
[15:8]为高字节位数据总线，在字操作模式中使用。www.mylookcom.comGggJJZCWb9G309qr
CE0、CE1、CE2为芯片选通信号，当信号有效时，就激活了芯片的控制逻辑、输入缓冲器、译码器和敏感放大器；当芯片没有选通时，片上电压自动降低到待机电压。www.mylookcom.comGggJJZCWb9G309qr
RP#为复位或使电压回到待机状态的信号，当RP#为低时，芯片处于待机模式，此时芯片禁止写操作，这样一方面是为防止电源波动破坏数据，另一方面使用中动态地拉低RP#可以实现芯片在无操作期间进入掉电模式，从而达到降低系统功耗的目的；当RP#由低高变高可使芯片复位，自动进入读阵列模式，进行读写、擦除等操作，但不要一直将RP#置高，以免影响芯片的使用寿命。www.mylookcom.comGggJJZCWb9G309qr
OE#为输出选通信号，低电平有效。在读周期中，输出缓冲器被选通，数据通过缓冲器输出。www.mylookcom.comGggJJZCWb9G309qr
WE#为写选通信号。www.mylookcom.comGggJJZCWb9G309qr
STS为状态位，它显示内部状态机的状态。www.mylookcom.comGggJJZCWb9G309qr
BYTE#为8位或16 位操作模式选择信号，当BYTE#为低时，芯片工作在8位操作模式，即使用DQ [7:0]，DQ
[15:8]挂起；当BYTE＃为高时，芯片工作在16位操作模式，即使用DQ [15:0]。www.mylookcom.comGggJJZCWb9G309qr
|
[1][2][3]下一页 |
|
|
| 器材评析录入：admin 责任编辑：admin |
|
|
上一篇器材评析： DREAMBOX-500 工程机
下一篇器材评析： ＤＭ５００Ｓ卫星多媒体接收机ＬＡＮ电路的控制 |
|
|
| 【字体：小 大】【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 |
|
网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）
